TSMC supera limite físico e abre caminho para chips abaixo de 1 nm

A corrida pela miniaturização de chips acaba de ganhar um novo capítulo. A TSMC, maior fabricante de semicondutores do mundo, em parceria com a Universidade Nacional Yang Ming Chiao Tung, demonstrou uma tecnologia que pode superar as barreiras físicas que hoje impedem a criação de transistores abaixo de 3 nanômetros. O segredo está na engenharia de superfície aplicada ao material do canal, uma abordagem diferente de simplesmente depositar novos materiais sobre o silício.

O que muda com o transistor de dissulfeto de molibdênio

Para entender o impacto, é preciso explicar o que é um transistor. Ele funciona como um interruptor minúsculo que controla a passagem de corrente elétrica dentro de um chip. O dissulfeto de molibdênio (MoS₂) monocamada é um material com espessura de uma única molécula, cerca de 0,7 nanômetro, que serve como caminho para essa corrente. Ao aplicar engenharia de superfície nesse material, os pesquisadores conseguiram um controle muito mais rigoroso do fluxo de elétrons, além de uma resistência elétrica significativamente menor.

Na prática, isso significa que o transistor consegue ligar e desligar com muito mais precisão, evitando desperdício de energia. A menor resistência elétrica também indica que os elétrons atravessam o canal com mais facilidade, gerando menos calor e permitindo que o chip opere de forma mais rápida e eficiente. É exatamente essa combinação de fatores que tem sido o maior obstáculo para a miniaturização contínua dos processadores.

O gargalo dos 3 nanômetros

Os chips modernos utilizam estruturas tridimensionais como FinFET e GaaFET, que dependem de um canal projetado para cima e envolvido pela porta do transistor. Esse arranjo aumenta a área de contato e melhora o controle do fluxo de elétrons. Os avanços na fabricação permitiram reduzir a espessura do canal para 5 nanômetros, mas quando as dimensões se aproximam de 3 nanômetros, a porta perde eficácia. É aí que entra a descoberta da TSMC.

O problema é que, em escalas tão pequenas, os elétrons começam a vazar pelo canal, mesmo quando o transistor está desligado. Isso gera calor excessivo e consumo de energia desnecessário, além de comprometer a estabilidade do chip. A solução tradicional seria usar novos materiais, como o próprio MoS₂, mas apenas depositá-los sobre o silício não resolve o problema. A engenharia de superfície permite ajustar o material no nível atômico, criando uma interface muito mais eficiente entre o canal e a porta.

Impacto para o futuro do hardware

Para os jogadores brasileiros, essa notícia tem um significado especial. A miniaturização é diretamente responsável pelo aumento de desempenho de GPUs e processadores que usamos diariamente. Chips mais eficientes significam mais quadros por segundo, menor consumo de energia e menos calor gerado dentro do gabinete. A possibilidade de transistores sub-1 nm abre caminho para componentes que hoje parecem distantes, como processadores com dezenas de núcleos e placas de vídeo capazes de rodar jogos em 8K com folga.

É importante ressaltar que essa tecnologia ainda está em fase de demonstração laboratorial. O processo de levar essa inovação para a produção em massa pode levar anos. No entanto, a TSMC tem um histórico de conseguir transformar pesquisas avançadas em produtos comerciais. A empresa já produz chips em 3 nm para a Apple e deve iniciar a produção em 2 nm nos próximos anos. Com essa nova descoberta, a empresa de Taiwan se posiciona na vanguarda da próxima geração de semicondutores.

O mercado de hardware deve acompanhar com atenção os próximos passos dessa pesquisa. Se a técnica se mostrar viável em escala industrial, poderemos ver uma nova era de processadores e GPUs com eficiência energética incomparável. Para o consumidor brasileiro, acostumado a pagar caro por hardware importado, qualquer avanço que reduza o consumo de energia e aumente a longevidade dos componentes é uma ótima notícia.